Mise à jour de la feuille de route pour le chip européen EPI

17 novembre 2020 //Par A Delapalisse
MAJ de la feuille de route pour le chip exascale européen EPI
La direction du "European Processor Initiative" a détaillé plus avant sa feuille de route pour une puce 6 nm destinée au supercalculateur exascale européen

L'EPI (initiative européenne des processeurs) vise à disposer d'une puce ARM et RISC-V combinée pour le calcul haute performance (HPC) en 2022, un an plus tard que prévu initialement.

L'EPI compte 27 partenaires de 10 pays européens dans le but d'aider l'UE à atteindre son indépendance dans les technologies HPC et affirme qu'il est resté sur la bonne voie malgré l'annulation de son premier forum européen sur l'EPI.

Les partenaires du projet ont finalisé la première version de son architecture d'accélérateur RISC-V, nommée EPAC, et des puces de test devraient être disponibles l'année prochaine vers la fin de la péroide de trois ans du projet. La puce de test EPAC en silicium, nom de code Titan, sera complétée par une plate-forme de test PCIe EPAC permettant le test et les améliorations de l'architecture pour les révisions futures et la construction de systèmes prototypes.

EUROPEAN PROCESSOR INITIATIVE ROADMAP UPDATE

Le projet vise à produire un composant multicœur, nommé Rhea, en utilisant à la fois les cœurs ARM Zeus et RISC-V sur le processus 6 nm de TSMC d'ici 2022, bien que la chronologie d'origine prévoyait cela pour 2021. Un composant de deuxième génération nommé Cronos combinera l' Accélérateur EPAC avec le cœur de centre de données hautes performances ARM Neoverse V1. Ce sera le moteur principal de la construction d'un supercalculateur européen exascale en 2023.

Sipearl, le pionnier du RISC-V a été un acteur clé: SiPearl a signé un accord de licence avec Arm et a ouvert une succursale en Allemagne. Le concurrent SiFive travaille également avec le Supercomputer Center de Barcelone, un partenaire EPI, sur la technologie RSIC-V pour un supercalculateur exascale.
Craig Prunty, vice-président marketing et développement de SiPearl

"SiFive est très intéressé par l'informatique exascale et nous travaillons avec le BCS Barcelona en utilisant un cadre de simulation pour un modèle de système complet et en ajoutant à la norme RISC-V un processeur vectoriel afin de rendre


Vous êtes certain ?

Si vous désactivez les cookies, vous ne pouvez plus naviguer sur le site.

Vous allez être rediriger vers Google.