Cadence collabore avec STMicroelectronics
Cadence a fourni à ST l’architecture IP critique, certains sous-blocs de propriété intellectuelle et le support de conception correspondant, en s’appuyant sur ses investissements consacrés à la technologie de sérialiseur-désérialiseur PAM4 56G et 112G. Pour sa part, ST a développé l’intégralité du cœur du SerDes en mettant à profit son vaste savoir-faire dans ce domaine.
Le vaste portefeuille de propriété intellectuelle de Cadence, qui comprend notamment le sérialiseur-désérialiseur PAM4 multidébits 112G, et la technologie de conception numérique et de validation, avec le système d’implémentation physique Innovus, s’inscrivent tous deux dans le cadre de la stratégie Intelligent System Design™ de Cadence, dont la vocation est d’aider ses clients à atteindre l’excellence dans la conception de systèmes sur puce (SoC).
www.cadence.com/go/56gserdesip