Grenoble INP, pionnier des composants électroniques multi-grilles

07 novembre 2017 // Par A. Dieul
Aujourd’hui présents dans la plupart des circuits électroniques les plus avancés, les composants MOS multi-grilles ont été imaginés il y a 30 ans dans un laboratoire co-piloté par Grenoble INP, et plus précisément, au LPCS, ancêtre de l’IMEP-LAHC.

Il y a un peu plus de 30 ans, en septembre 1987, était publié un article qui allait faire date dans le milieu de la microélectronique. Dirigés par Francis Balestra, chercheur CNRS au LPCS (Laboratory of Physics of Semiconductor Devices), les travaux présentés posaient les bases des composants électroniques avancés, aujourd’hui présents dans les circuits électroniques les plus intégrés. 

Publiés dans IEEE Electron Device Letters, ils décrivaient des composants électroniques à l’architecture très originale pour l’époque, comportant plusieurs grilles au lieu d’une seule. Très prometteurs, les résultats des simulations numériques ont été vérifiés expérimentalement sur des composants réalisés sur des couches minces de silicium, la couche d’oxyde enterré jouant le rôle de grille supplémentaire. Car ces recherches faisaient suite à d’autres travaux novateurs réalisés pendant la thèse de doctorat de Francis Balestra, qui ont donné naissance aux technologies FD (Fully Depleted)-SOI, aujourd’hui développées notamment par STMicroelectronics à Crolles et Global Foundries à Dresde. 

 

Performances et économies d’énergie 

L’association de ces deux innovations, multi-grille et couche mince de silicium, fait apparaître un nouveau phénomène physique appelé "volume inversion", lequel correspond à une conduction forte d’électrons dans tout le volume de silicium, favorisant le transport électronique et le contrôle électrostatique dans les composants. Ce faisant, il crée les conditions idéales pour les futurs dispositifs nanoélectroniques, en améliorant les performances en fréquence tout en réduisant la consommation énergétique jusqu'à des dimensions nanométriques. En avance sur leur temps, les architectures multi-grilles n’ont été adoptées que bien des années plus tard, à mesure que les dimensions des composants se réduisaient et que les architectures classiques (grille unique sur silicium massif) atteignaient leurs limites de performance et d’intégration. Industrialisées pour la première fois par Intel en 2011, elles sont aujourd’hui devenues le standard dans les transistors MOS les plus performants sur silicium massif ou sur Silicium-Sur-Isolant (SOI) et les plus intégrés (longueur de grille inférieure à 20 nm). On les trouve dans tous les objets


Vous êtes certain ?

Si vous désactivez les cookies, vous ne pouvez plus naviguer sur le site.

Vous allez être rediriger vers Google.