Cadence accélère les cycles de conception des cartes

01 août 2018 // Par A.Dieul
Cadence Design Systems, Inc. annonce la disponibilité de la version Cadence Sigrity 2018, dont les nouvelles fonctionnalités 3D permettent aux concepteurs de cartes électroniques d’accélérer les cycles de conception tout en optimisant les performances et le coût de leurs projets.

Un environnement unique de conception 3D et d’analyse 3D intègre les outils Sigrity à la technologie Cadence Allegro pour former une solution plus efficace et moins sujette aux erreurs que les produits actuels qui utilisent des outils de modélisation tiers. Cette approche réduit la durée du cycle de conception de plusieurs journées tout en minimisant les risques. Par ailleurs, une nouvelle méthodologie 3D Workbench rapproche les domaines « mécanique » et « électrique », permettant aux équipes de développement de produits d’analyser rapidement et avec précision les signaux qui traversent plusieurs cartes électroniques.

La version 2018 Sigrity procure aux concepteurs une vision holistique de leur système en étendant la conception et l’analyse au-delà du boitier du composant et de la carte électronique pour inclure les connecteurs et le câblage qui peuvent également influencer l’optimisation des interconnexions à haut débit. En s’appuyant sur un environnement intégré de conception 3D et d’analyse 3D, les concepteurs de cartes électroniques peuvent optimiser l’interconnexion à haut débit entre les cartes électroniques et les boitiers des circuits intégrés dans l’outil Sigrity, ainsi qu’implémenter automatiquement cette interconnexion optimisée dans les outils Allegro PCB, Allegro Package Designer ou Allegro SiP Layout sans qu’il soit nécessaire de la redessiner Jusqu’à présent, ces opérations devaient tre exécutées manuellement, ce qui induisait de multiples erreurs et exigeait une validation minutieuse.

En automatisant ce processus, la version Sigrity 2018 minimise les risques, permet aux concepteurs d’économiser des heures de modification et de correction, ainsi que de gagner des journées entières en cycle de conception en éliminant des erreurs qui, jusqu’alors, ne pouvaient tre identifiées avant que le prototype ait atteint le laboratoire. Cette nouvelle version réduit également le nombre d’itérations de prototypes et économise potentiellement des centaines de milliers de dollars en évitant les cycles de conception supplémentaires et les retards.

www.cadence.com

Haut débit : Cadence réalise une interface IP 4 400 millions de transferts par seconde

Première solution de vérification précoce de la fiabilité de circuits


s

Vous êtes certain ?

Si vous désactivez les cookies, vous ne pouvez plus naviguer sur le site.

Vous allez être rediriger vers Google.