Gérer l'alimentation de votre conception à base de FPGA ou de SoC; un guide du concepteur sur les étapes clés

08 mai 2017 // Par John Dillon, Enpirion Power products business organization, Intel
Les FPGA deviennent de plus en plus un composant clé de nombreuses conceptions embarquées en raison de leur matrice reconfigurable dynamiquement et de leur capacité de traitement parallèle. Ces caractéristiques rendent ces semi-conducteurs idéaux à utiliser au sein des systèmes dans des domaines d'application tels que les réseaux de neurones convolutifs et les machines à apprentissage, les équipements de communication de radiodiffusion et les systèmes avancés d'assistance au conducteur (Advanced Driver Assistance Systems, ADAS). Susceptible de s'interfacer avec une multitude d'autres composants et sous-systèmes en plus de supporter des éléments tels que des émetteurs-récepteurs, des PLL et de la mémoire, un FPGA a généralement besoin de multiples tensions d'alimentation, chacune d’elles ayant ses propres exigences en termes de tension, de courant et de réponse transitoire. Par exemple, le cœur du FPGA est susceptible d'exiger de l'ordre d'une dizaine d'ampères, avec certaines conceptions nécessitant dorénavant jusqu'à 90 ampères à des tensions relativement faibles, par exemple 0,95 VDC, tandis que la mémoire, les interfaces et la logique classique auront des exigences comprises entre 1,5 et 3,3 VDC. Des considérations telles que l'immunité au bruit sont également importantes dans la conception de l'alimentation. Les émetteurs-récepteurs et les PLL en particulier doivent disposer de rails de puissance d'une grande pureté afin d'empêcher toute gigue de perturber le système.
Company: 
John Dillon,Intel